Afstudeerwerken 1999-2000
Sample & Hold circuits in CMOS
Eën van de belangrijkste analoge bouwblokken is een "Sample & Hold" versterker (S&H). In het bijzonder aan de ingang van een A/D convertor (ADC) is de S&H meestal de beperkende factor. Zo wordt de performantie voor hoog-frequent ingangs-signalen van ëën van onze recente proto-type ADC's vermoedelijk beperkt door niet-idealiteiten van het ingangs S&H circuit. Hier ging het om een chip met een 5 Volt voedingsspanning. Door de steeds lager wordende voedingsspanningen worden de problemen nog moeilijker. Op dit moment wordt gewerkt aan prototype ADC chips met een voedingsspanning van slechts 1.2 Volt (zie eindwerk Wim De Wilde en Joachim Van Leeuwe).
Er zijn al zeer veel innovatieve circuits voorgesteld. Het doel van dit eindwerk is een systematisch onderzoek van de bestaande circuits en methoden. Eventueel kan dit leiden tot een chipontwerp.
De student zal hier de kans krijgen om praktische ervaring op te doen met belangrijk aspecten van analoog chip-ontwerp zoals opamp ontwerp en switched-capacitor circuits.
Promotor: Prof. Ludo Weyten
Thesisbegeleider: Pieter Rombouts