Masterproeven 2012-2013
Chipontwerp van een gemengd analoog-digitale PLL voor frequentiesynthese.
Probleemstelling:
Eén van de belangrijkste bouwstenen van een hedendaags radiosysteem is de frequentiesynthesizer. Dit bouwblok is ondermeer essentieel voor de kanaalselectie, zowel in de zender als de ontvanger.Traditioneel worden dergelijke frequentiesynthesizers uitgevoerd met behulp van een volledig analoge fasevergrendelingslus (PLL).
In een gemengd analoog-digitale PLL wordt een gedeelte van een dergelijke PLL in het digitaal domein uitgevoerd. Dit kan bijvoorbeeld door de fasedetector te vervangen door een zogenaamde 'tijd-naar-digitaal' omzetter (TDC). Het lusfilter is dan een digitaal filter en de VCO wordt dan via een DAC aangestuurd. Alternatief gebruikt men soms ook een rechtstreeks digitaal aangestuurde oscillator (Engels: Digital Controlled Oscillator of DCO). Principieel heeft deze aanpak tal van voordelen. Ten eerste neemt een digitaal lusfilter minder chipoppervlakte in dan een analoog lusfilter. Dit voordeel is zeer uitgespreken in nieuwere CMOS-processen. Daarnaast is een digitaal lusfilter veel minder gevoelig aan typisch analoge fouten zoals proces- voedingsspannings- en temperatuurvariaties. Een laatste voordeel is dat een dergelijke structuur zeer vlot gemigreerd kan worden van het ene proces naar het andere.
De aanpak heeft echter ook nadelen. In het bijzonder treden er quantiseringseffecten op in de 'tijd-naar-digitaal' omzetter en de digitaal gestuurde oscillator. Daarnaast treden er ook aliasing effecten op door het bemonsteren van de signalen in de lus. Uiteraard moet de structuur zo ontworpen worden dat de prestaties hierdoor niet aangetast worden.
Doelstelling:
Het doel van dit werk is om een dergelijke gemengd analoog-digitale PLL voor frequentiesynthese te ontwerpen in een hedendaagse diep submicron CMOS technologie. Hierbij wordt gemikt op het frequentiebereik van 0.5 tot 2 GHz.
Student: Maarten Lietaert
Promotor: Prof. Pieter Rombouts
Scriptiebegeleider: Johan Raman