|
Dubbel bemonsterende Sigma Delta ADC
Dubbele bemonstering is een methode om de doorloopsnelheid van een geschakeld condensator circuit te verdubbelen zonder het stroomverbruik of de ruis te verhogen. Nochtans werd deze methode traditioneel niet toegepast omdat er een probleem is doordat de twee bemonsteringstakken nooit perfect gelijk kunnen zijn. In de CAS-groep werd hiervoor een oplossing uitgevonden. Deze oplossing bestaat erin om een aantal wijzigingen in het lusfilter aan te brengen en werd gerealiseerd in een prototype 16-bit ADC (zie foto).
|
|
A/D conversie met Voortgezet tellen (Extended counting).
Voortgezet tellen (Extended Counting in het Engels) is een techniek voor A/D conversie. De methode is een mengvorm tussen eerste-orde Sigma Delta modulatie en algorithmische A/D conversie. Een interessante eigenschap is dat de realisatie slechts 1 operationele versterker vereist en 1 comparator. De aanpak geeft een inherente trade-off tussen nauwkeurigheid enerzijds en bandbreedte anderzijds. Deze trade-off is gelijkaardig als bij Sigma Delta modulatie. Anders dan bij sigma delta modulatie is de finale A/D omzetter een Nyquist omzetter. Op deze manier is dit soort converter zeer intuitief in het gebruik en kan ook gemakkelijk gemultiplexeerd worden. In de CAS-groep werden er verscheidene prototypes ontworpen voor zeer verschillende specificaties. De chip rechts-boven is een 14-bit spraakband A/D-omzetter bedoeld voor toepassing in een gehoorprothese (cochleair implantaat). Een volledige omzettingscyclus duurt slechts 16 cycli. Dit circuit heeft een extreem laag verbruik (150 uW) en werkt bij een voedingsspanning van slechts 1.2 Volt. De chip in het midden rechts is een programmeerbare variant waarbij de nauwkeurigheid en ook de conversiesnelheid instelbaar zijn, zodat een nauwkeurigheid van 16-18 bit ingesteld kan worden.
De chip onderaan rechts gebruikt ook dubbele bemonstering en heeft een conversiesnelheid van 1 MHz bij een 15-bit nauwkeurigheid.
|
|
|
|
Gepijplijnde A/D omzetters
Gepijplijnde A/D omzetters bieden de mogelijkheid om een hoge conversiesnelheid (100'en MHz) te behalen. Om goede prestaties te behalen is het echter wel noodzakelijk om tolerantie tegen een heleboel niet-idealiteiten in te bouwen. Zo is het gebruik van redundante comparatoren om het effect van comparator offsets te elimineren algemeen aanvaard. Hier zijn tal van mogelijkheden met o.a. het populaire RSD (redundant signed digit) schema. Ook andere niet-idealiteiten zoals condensator fouten of eindige versterking van de operationele versterkers kunnen aangepakt worden door digitale zelf-calibratie. In het prototype (links) worden deze technieken (digitale zelf-calibratie en comparator redundantie) nog gecombineerd met een aangepaste dubbele bemonsteringstechniek.
|
